仕事内容通信機器や画像処理装置をつくる企業で、 機器を正しく動かすための“電子回路のしくみ”づくりに関わる仕事です。
①産業/医療系のFPGA設計、リファクタリング作業 →既存FPGA設計のコード解析と最適化（リファクタリング） →古い設計資産の再利用・再構築（IPコアの再設計や置き換え） →消費電力・リソース使用量の削減 →設計ドキュメントの整備とバージョン管理（Gitなど） ②機能設計～実装 要件定義：顧客や上位システムからの仕様をもとに、FPGAで実現すべき機能を明確化 機能設計：ブロック図作成、データフロー設計、FSM（状態遷移図）設計 実装： →Verilog/VHDLによるRTL記述 →IPコアの選定・統合（AXIバス、メモリIF、DSPブロックなど） →合成・配置配線（Vivado、Quartusなど） ③ FPGA論理設計 設計対象：画像処理（フィルタ、エッジ検出、ノイズ除去など） センサーデータ処理、リアルタイム制御 開発工程：RTL設計 → シミュレーション（ModelSimなど） → タイミング検証 実機検証（FPGAボード上での動作確認）
仕事のやりがい既存設計の改善や最適化に関わることで、ものづくりをより良くしていく面白さを実感できます。 仕様づくりから実装、検証まで幅広い工程に触れることで、技術のつながりを理解しながら成長できます。 自分が設計した機能が実際の機器で動く瞬間に大きな達成感があり、社会に役立つ製品づくりに貢献できる仕事です。
対象となる方・装置の仕組みやものづくりの流れに興味を持てる方 ・手順立てて物事を考えられる方 ・日本語によるコミュニケーションができる
・言語設計の経験がある方（verilog HDL、VHDL) ・論理設計（要求仕様から基本設計、詳細設計ができる）の経験がある方 ・・論理検証（検証項目立案、検証環境構築と検証ができる）の経験がある方 ・FPGA開発ツールの使用経験がある方
・ソフト設計の経験がある方 ・ASIC設計の経験がある方
勤務地神奈川県横浜市 西区
勤務時間
雇用形態正社員
試用期間3ヵ月 条件変更なし
給与想定年収：380万円～500万円
給与形態：月給制 月給23.5万円以上 +各種手当
普通残業/深夜残業手当：1分単位で支給 賞与：年2回（6月・12月） 昇給：年2回（4月・10月） ※スキル経験年数を考慮し話し合いの上、優遇します。
休日・休暇【年間休日】
【休日・休暇】
福利厚生
選考の流れ①「応募するボタン」よりお気軽にご応募ください ②面接（原則1回）／オンラインも対応可能 ③内定
会社概要株式会社BREXA Technology
2004年 12月1日
代表取締役 社長執行役員 山﨑 高之
29,363名（2024年12月）
4億8,365万4,000円（2024年12月31日現在）
1,777億円（2024年12月期）